ID do artigo: 000075386 Tipo de conteúdo: Mensagens de erro Última revisão: 12/10/2017

Erro: add_fileset_file: nenhum arquivo desse tipo <quartus_installation_directory>/ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v</quartus_installation_directory>

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema nas versões de software Quartus® Prime 15.1 e 16.0, a geração do modelo de simulação MAC IP Ethernet de baixa latência pode errar com a seguinte mensagem ao usar o sistema operacional Windows.

Erro: add_fileset_file: nenhum arquivo /ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v
durante a execução
"add_fileset_file sinopse/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}"
(procedimento "sim_ver_mac" linha 126)
invocado de dentro
"sim_ver_mac $name"
(procedimento "sim_ver" linha 3)
invocado de dentro
"sim_ver alt_em10g32"

Resolução

O trabalho em torno deste problema é desabilitar a geração de arquivos de simulação para simuladores VCS* e NCSIM* manualmente no ambiente Windows. Isso pode ser feito modificando a linha (132~160) no diretório de instalação \ip\altera\ethernet\alt_em10g32\MAC\alt_em10g32_fileset.tcl

De:
foreach {file_name filetype} $simulation_files {
se {1} {
add_fileset_file mentor/$file_name $filetype PATH/$file_name {MENTOR_SPECIFIC}
}
se {1} {
add_fileset_file aldec/$file_name $filetype PATH aldec/$file_name {ALDEC_SPECIFIC}
}
se {1} {
add_fileset_file sinopse/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}
}
se {1} {
add_fileset_file cadência/$file_name $filetype PATH cadence/$file_name {CADENCE_SPECIFIC}
}
}

foreach {file_name filetype} $simulation_files_1588 {
se {1} {
add_fileset_file mentor/rtl/$file_name $filetype PATH .. /1588/mentor/$file_name {MENTOR_SPECIFIC}
}
se {1} {
add_fileset_file aldec/rtl/$file_name $filetype PATH .. /1588/aldec/$file_name {ALDEC_SPECIFIC}
}
se {1} {
add_fileset_file sinopse/rtl/$file_name $filetype PATH .. /1588/synopsys/$file_name {SYNOPSYS_SPECIFIC}
}
se {1} {
add_fileset_file cadência/rtl/$file_name $filetype PATH .. /1588/cadence/$file_name {CADENCE_SPECIFIC}
}
}

Para:
foreach {file_name filetype} $simulation_files {
se {1} {
add_fileset_file mentor/$file_name $filetype PATH/$file_name {MENTOR_SPECIFIC}
}
se {1} {
add_fileset_file aldec/$file_name $filetype PATH aldec/$file_name {ALDEC_SPECIFIC}
}
se {0} {
add_fileset_file sinopse/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}
}
se {0} {
add_fileset_file cadência/$file_name $filetype PATH cadence/$file_name {CADENCE_SPECIFIC}
}
}

foreach {file_name filetype} $simulation_files_1588 {
se {1} {
add_fileset_file mentor/rtl/$file_name $filetype PATH .. /1588/mentor/$file_name {MENTOR_SPECIFIC}
}
se {1} {
add_fileset_file aldec/rtl/$file_name $filetype PATH .. /1588/aldec/$file_name {ALDEC_SPECIFIC}
}
se {0} {
add_fileset_file sinopse/rtl/$file_name $filetype PATH .. /1588/synopsys/$file_name {SYNOPSYS_SPECIFIC}
}
se {0} {
add_fileset_file cadência/rtl/$file_name $filetype PATH .. /1588/cadence/$file_name {CADENCE_SPECIFIC}
}
}

Este problema foi corrigido a partir do software Quartus Prime versão 16.1.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Stratix® V
FPGAs Intel® Arria® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.