ID do artigo: 000075401 Tipo de conteúdo: Mensagens de erro Última revisão: 19/09/2017

Erro(19300): DSP WYSIWYG primitivo "dafloater_i|s10fpdsp_block_0|sp_mult" tem a configuração de clock "adder_input_clock" que não está definida como "nenhuma".

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema com o DSP de ponto flutuante nativo Stratix® 10 no software Quartus® Prime Pro versão 17.1 Stratix 10 ES Edition, você pode observar o erro acima durante a compilação se estiver usando o modo de multiplicação.

    Resolução

    Faça as seguintes alterações no _altera_s10fpdsp_block_160_mdhrmmi.sv:

    De

    .adder_input_clock("0") //(linha 28)

    Para

    .adder_input_clock("NONE")

     

    Este problema é corrigido a partir do software de versão Quartus Prime Pro v17.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.