ID do artigo: 000075407 Tipo de conteúdo: Mensagens de erro Última revisão: 09/06/2017

Aviso: Nó: reconfig_clk[0] foi determinado como um clock, mas foi encontrado sem uma atribuição de clock associada.

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver este aviso durante os estágios de análise de tempo de ajuste e tempo estático na versão 17.0 do software Prime Intel® Quartus® quando compila um projeto com o núcleo IP independente JESD204B, visando um dispositivo Intel® Arria® 10, devido ao fato de que o reconfig_clk está desconstrangido no IP.

    Resolução

    Para resolver este problema, defina o reconfig_clk no arquivo IP SDC na frequência de 100 MHz a 125 MHz.

    Este problema é corrigido a partir do Intel Quartus versão 17.0.1 do Software Prime.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.