ID do artigo: 000075414 Tipo de conteúdo: Solução de problemas Última revisão: 16/06/2017

Por que posso ver erros de transmissão ao executar uma implementação de núcleo IP SerialLite III de uma única via no hardware Intel® Stratix® 10 FPGA hardware?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Serial Lite III Streaming Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver erro de transmissão ao executar uma implementação de núcleo IP SerialLite III de uma única via em Intel® Stratix® 10 FPGA no hardware, se os ciclos ociosos necessários entre o valor do parâmetro de rajadas estiverem definidos como 2.

Resolução

Para resolver este problema, altere os ciclos ociosos necessários entre o valor de rajadas para 1. Regenerar e recompilar.

Este problema está programado para ser corrigido na próxima versão completa de produção do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Stratix® 10 SX SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGA Intel® Stratix® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.