Devido a um problema com a versão 18.1 do Software Quartus® Prime Pro, você pode ver o erro acima no painel Mensagens do Sistema de Editor de Parâmetros IP ao tentar gerar uma Ethernet de 25 G Stratix® 10 FPGA instância IP para um dispositivo Stratix® 10 com silício ES1 ou ES2 H-Tile.
Para contornar esse problema, você deve ser alvo de um dispositivo Stratix® 10 com Tile H ES3 ou silício de produção ao criar seu projeto no software Quartus® Prime Pro ou pode instalar o patch abaixo para o Quartus® Prime Pro v18.1.
Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime.