ID do artigo: 000075425 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Há algum erro conhecido na ficha técnica da placa de desenvolvimento Stratix EP1S80 DSP?

Ambiente

    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição As notas (1) e (2) da Tabela 29 estão incorretas. Abaixo estão as correções a essas notas:

(1) O pino 1 está ligado ao GND. Os pinos 2 e 3 não estão conectados.

(2) O pino 1 está ligado aos pinos 5-V. e 7 estão ligados a pinos 3,3 V. Os pinos 3, 15, 17 e 19 não são conectados. Os pinos 2, 4, 6, 8, 10, 12, 14, 16, 18 e 20 estão amarrados ao chão.

Na Figura 8, o pino 6 do JP24 não está conectado ao pino D31 no chip. Ele está conectado ao pino D30.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.