ID do artigo: 000075428 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

A simulação mostraria o tempo de bloqueio correto para o PLL implementado no dispositivo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, um tempo de bloqueio PLL realista não é modelado em nenhum software de simulação. A simulação mostrará um tempo de travamento significativamente mais rápido. Consulte a ficha técnica do dispositivo para obter a especificação do tempo de travamento real.

Produtos relacionados

Este artigo aplica-se a 9 produtos

Dispositivos ASIC HardCopy™ III
FPGAs Cyclone® III
FPGA Stratix® GX
FPGA Cyclone® II
FPGA Arria® GX
FPGAs Stratix® II GX
FPGAs Stratix® II
FPGAs Cyclone®
FPGAs Stratix® III

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.