ID do artigo: 000075429 Tipo de conteúdo: Mensagens de erro Última revisão: 20/05/2013

Erro (261003): Não é possível continuar a comunicação JTAG estabelecida. Reconecte o cabo e o dispositivo de comunicações

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II 12.1 SP1 e anterior, você pode ver este erro ao executar o Analisador lógico SignalTap™ II. Este problema ocorre devido à otimização incorreta do caminho JTAG TDO. Este problema afeta os projetos que Stratix® dispositivos V, Arria® V e Cyclone® V.

Resolução

Para evitar esse problema, restrinque corretamente o caminho JTAG TDO e recompile seu design. Para restringir corretamente o caminho JTAG TDO, adicione as seguintes restrições ao seu arquivo Synopsys Design Constraints (.sdc).

if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] }
{ set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }

Este problema foi corrigido e o caminho está corretamente limitado, começando com o software Quartus II versão 13.0.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Arria® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.