ID do artigo: 000075437 Tipo de conteúdo: Solução de problemas Última revisão: 24/04/2017

Por que o meu Intel Arria 10 Hard IP para PCI Express não envia conjuntos ordenados TS1 ou EIOS e não indica link para baixo, na entrada para o estado desabilitado?

Ambiente

    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o Intel® Arria® 10 Hard IP para PCI Express®, você não verá conjuntos ordenados TS1 ou EIOS quando o LTSSM entrar no estado desabilitado. O sinal dl_up também não desafirmou no estado desabilitado.

Resolução

Este problema não está programado para ser corrigido em qualquer versão futura do software Quartus® Prime. Como solução alternativa, você pode ignorar o sinal dl_up quando o LTSSM estiver no estado desabilitado.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.