Devido a um problema nas versões 21.1 e 21.2 do Software Intel® Quartus® Prime Pro Edition, a seguinte mensagem de erro é observada durante o estágio de ajuste ao usar o padrão de E/S HCSL para os pinos de entrada de clock de referência para o Avalon® de Intel® FPGA IP de Intel® FPGA IP para PCI Express:
Erro (12341): O pino de entrada tem um padrão de E/S HCSL, mas o dispositivo selecionado não suporta a operação do pino de entrada com um padrão de E/S HCSL.
Para resolver esse problema nas versões 21.1 e 21.2 do software Intel® Quartus® Prime Pro Edition, defina a entrada de Intel® FPGA IP de streaming de Avalon® Tile R para a entrada do clock de referência PCI Express como padrão cmL de E/S. O clock de referência que conduz esses pinos de clock deve ser HCSL, de acordo com a® especificação base PCI Express e as diretrizes de conexão da família de dispositivos Intel Agilex de dispositivos.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.3.