ID do artigo: 000075497 Tipo de conteúdo: Solução de problemas Última revisão: 23/10/2018

Por que estou escrevendo e lendo valores incorretos ao acessar os registros do transceptor PMA & PCS no exemplo de design Ethernet Intel® Stratix® 10 de baixa latência 40G?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de baixa latência de 40G Intel® FPGA IP para Arria® 10 e Stratix® V
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime versão 18.1, as gravações para os registros de PMA e PCS do transceptor dentro do exemplo de design Ethernet Intel® Stratix® 10 de baixa latência 40G não surtirá efeito. Além disso, leituras dos registros de PMA e PCS do transceptor no Intel Stratix 10 de baixo nível de latência 40G de design ethernet devolverão valores incorretos.

Resolução

Este problema está programado para ser corrigido em uma versão futura do software Intel Quartus Prime.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 SX SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.