ID do artigo: 000075503 Tipo de conteúdo: Documentação e informações do produto Última revisão: 07/02/2014

Como eu devo colocar os pinos QDR II/QDR II+ mem_cq e mem_cq_n em dispositivos Arria® V GX/GT/ST/SX?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SRAM QDR II e QDR II+ com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A partir do arquivo de pinout do dispositivo, há apenas um local de pino disponível para mem_cq e mem_cq_n pinos.

Resolução

Para esses dispositivos Arria® V, os estrôncios complementares não são suportados, portanto, apenas um dos pinos mem_cq ou mem_cq_n será usado dependendo da configuração de latência de leitura.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGA Cyclone® V GX
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.