ID do artigo: 000075517 Tipo de conteúdo: Solução de problemas Última revisão: 11/08/2021

Por que o Intel® FPGA P-Tile Avalon® Streaming IP para PCI Express* Exemplos de design nas configurações da Gen3 falham no tempo de configuração no xcvr_reconfig_clk?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 21.2, o Intel® FPGA P-Tile Avalon® Streaming IP para exemplos de design PCI Express* nas configurações gen3 falha no tempo de configuração xcvr_reconfig_clk quando o kit de ferramentas de depuração de blocos P está habilitado.
A violação de sincronização não afeta os resultados do kit de ferramentas de depuração de blocos P.

Resolução

Um patch está disponível para corrigir este problema para o software Intel® Quartus® Prime Pro Edition versão 21.2.
Baixe e instale o Patch 0.23 no link abaixo.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.3.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Intel® Stratix® 10 DX
FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.