ID do artigo: 000075528 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2012

Erro: não é possível colocar PLL superior/inferior ou esquerdo/direito <signal name=""> (tipo de porta INCLK do PLL) é atribuído a um local que não está conectado ao tipo de porta INCLK de qualquer PLL no dispositivo</signal>

Ambiente

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você receberá esta mensagem de erro se tiver atribuído um pino de clock não dedicado à porta de entrada de um PLL.  Consulte o respectivo manual do dispositivo para obter informações sobre quais pinos de clock são dedicados às respectivas PLLs no dispositivo que você está direcionando.

Para resolver esta mensagem de erro, você pode alterar manualmente a atribuição do pino para um pino de clock dedicado para o PLL respectivo usando o Planejador de Pinos ou Editor de Atribuição.  Como alternativa, você pode excluir a atribuição em seu nome .qsf e deixar que o software de design Quartus® II selecione o melhor pino de clock dedicado possível.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.