ID do artigo: 000075530 Tipo de conteúdo: Solução de problemas Última revisão: 18/12/2018

Por que o Intel® Reed Solomon FPGA IP Core de alta velocidade gera um conjunto incorreto de símbolos de verificação para meus dados?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA IP Codificador/Decodificador Reed-Solomon de alta velocidade IP-RSCODEC-HS
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema com a geração de fonte RTL do Intel® Reed Solomon FPGA IP Core de alta velocidade, se o parâmetro 'Hyper-optimization' estiver definido como 'Alto', o IP gerará um conjunto incorreto de símbolos de verificação para a carga de dados recebida.
     

    Resolução

    Para resolver esse problema, defina o parâmetro 'Hyper-optimization' como 'Baixo'.

    Este problema é o cronograma a ser corrigido em uma versão futura do Intel® Reed Solomon FPGA IP Core de alta velocidade.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.