ID do artigo: 000075530 Tipo de conteúdo: Solução de problemas Última revisão: 18/12/2018

Por que o núcleo Reed Solomon FPGA IP de alta velocidade gera um conjunto incorreto de símbolos de verificação para meus dados?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA IP Codificador/Decodificador Reed-Solomon de alta velocidade IP-RSCODEC-HS
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com a geração da fonte rtl do núcleo Reed Solomon de alta velocidade FPGA IP, se o parâmetro "Hyper-optimization" for definido como "Alto", o IP gerará um conjunto incorreto de símbolos de verificação para a carga de dados recebida.

Resolução

Para contornar esse problema, defina o parâmetro "Hyper-optimization" como "Low (Baixo)".

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.