ID do artigo: 000075532 Tipo de conteúdo: Solução de problemas Última revisão: 26/02/2018

Por que o núcleo de IP de baixa latência Intel® de 40 GbE falha na negociação automática quando a faixa principal é selecionada como 0, 1 ou 3?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de baixa latência de 40G Intel® FPGA IP para Arria® 10 e Stratix® V
    Ethernet de baixa latência de 40G e 100G
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema na implementação lógica Intel® Arria® 10 de baixa latência 40GBASE-KR4, a negociação automática (AN Intel Quartus®) pode falhar antes da atualização 16.0 da versão 16.0 do Softwar Prime 10.

O núcleo IP pode falhar UM se a pista mestre for selecionada como 0, 1 ou 3, devido a problemas de sincronização internos no núcleo.

Como este problema é causado por um problema de sincronização, a simulação funcionará corretamente.

Resolução

Para resolver este problema, defina a via principal como 2.

Este problema foi corrigido no software Intel Quartus Prime versão 16.0 da atualização 1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.