ID do artigo: 000075552 Tipo de conteúdo: Solução de problemas Última revisão: 20/06/2018

Por que vejo violações de tempo de espera pequenas no "HARD IP de bloco H para Ethernet Intel® FPGA IP"?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de baixa latência de 100G Intel® FPGA IP para Arria® 10 e Stratix® V
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no software Intel® Quartus® Pro versão 18.0 e anterior, você pode ver pequenas violações de tempo de espera no "Hard IP de bloco H para Ethernet Intel® FPGA IP".

     

     

    Resolução

    Para resolver este problema, tente outra semente de ajuste para evitar essas violações de sincronização.

    Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 18.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.