ID do artigo: 000075560 Tipo de conteúdo: Solução de problemas Última revisão: 05/05/2021

Por que o exemplo de projeto de Intel® FPGA HDMI 2.1 não consegue ler ocasionalmente o EDID do receptor de dissipador HDMI após um hotplug ou um evento de redefinição?

Ambiente

    Intel® Quartus® Prime Pro Edition
    HDMI* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema a partir da versão 19.4 do software Intel® Quartus® Prime Pro ao usar os dispositivos Intel® Arria® 10 e a versão 20.4 do software Intel® Quartus® Prime Pro ao usar os dispositivos Intel® Stratix® 10, o núcleo IP de fonte HDMI Intel® FPGA pode não ler o EDID do receptor do dissipador HDMI após um hotplug ou um evento de reinicialização.

Isso se deve ao temporizador de pesquisa de Intel® FPGA de ip de FLT_update hdmi continuar a ser executado quando o cabo HDMI Tx estiver desconectado. Este problema causa corrupção ao projeto mestre de software I2C e impede que ele seja capaz de ler corretamente o conteúdo do EDID.

Resolução

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.1.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.