Problema crítico
Devido a um problema com o software Intel® Quartus® Prime versão 21.2 e anterior, O gmii16b_rx_latency de 1G/2,5G/5G/10G multi-taxa ethernet Intel® FPGA IP sinal de saída pode potencialmente oscilar entre 0 (min) e 0x3FFFFF (máx) quando o clock Tx (tx_serial_clk), o clock Rx (rx_cdr_refclk), o clock de referência do canal de dados do parceiro Tx e o clock de referência recomendado de 80 MHz latency_measure_clk do núcleo IP compartilham uma fonte comum de clock.
Como resultado, os timestamps Rx gerados não são precisos e o atraso/deslocamento medido é muito maior do que o esperado em aplicações IEEE 1588. No entanto, gmii16b_tx_latency sinal de gmii16b_tx_latency não é afetado por este problema. Este problema afeta apenas as operações 1G e 2,5G IEEE 1588. As operações 5G e 10G IEEE 1588 não são afetadas.
Modifique a frequência latency_measure_clk do clock ip de 80 MHz para 79,98 MHz ou 80,02 MHz para evitar esse problema.
Esta modificação também pode ser aplicada à frequência de clock de amostragem de 80 MHz do sincronizador TOD Intel® FPGA IP e será
não afetam a precisão de datação de tempo do PTP.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.4.