ID do artigo: 000075569 Tipo de conteúdo: Documentação e informações do produto Última revisão: 03/03/2015

Como posso resolver violações de tempo para caminhos onde o registrador de destino é implementado dentro de um bloco de DSP dedicado em dispositivos Arria® V?

Ambiente

    Software Intel® Quartus® II
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 13.1 e anterior do software Quartus® II, você pode ver violações em projetos Arria® V para caminhos onde o registro de origem é implementado usando um registro de núcleo padrão e o registrador de destino é implementado como um registrador de entrada DSP dedicado.

Resolução

Para contornar esse problema, treine demais os requisitos de reposição durante o processo de montagem adicionando esta restrição ao seu arquivo de Restrições de Projeto Synopsys (.sdc):

se {($::quartus(nameofexecutable) == "quartus_map") || ($:quartus(nameofexecutable) == "quartus_fit")} {
set_min_delay -de [get_keepers {<sourece register>}] -para [get_keepers {<destinação register>}] 0.1
}

Se as violações que você está vendo forem maiores que 100 ps, então o valor do excesso de restrição pode ser aumentado.

Este problema foi corrigido a partir da versão 13.1.2 do software Quartus® II

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Arria® V GX
FPGA Arria® V GT
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.