ID do artigo: 000075585 Tipo de conteúdo: Solução de problemas Última revisão: 29/04/2021

Por que o kit Intel Agilex® de desenvolvimento FPGA 7 FPGA falha ao vincular o trem em um sistema PCIe* Gen3 corretamente?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Intel Agilex® 7 FPGA de desenvolvimento do portfólio tem (SW7.1) uma posição padrão definida como modo SRIS ON.

Isso pode causar problemas de instabilidade de link PCIe*, especialmente em sistemas da Geração 3 mais antigos.

 

 

 

 

 

 

Resolução

Para resolver esse problema em potencial, defina SW7.1 para a posição OFF (Arquitetura Comum de Refclk), especialmente ao usar a placa em sistemas gen3 mais antigos.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
Kits de desenvolvimento Intel® Agilex™ série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.