ID do artigo: 000075590 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Os modelos de sincronização de dispositivos MLAB mudaram desde o lançamento do software Quartus II versão 8.1?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, desde o lançamento do software Quartus® II versão 8.1, há uma atualização para os modelos de sincronização de dispositivos MLAB que fornece um modelo de temporização robusto para o bloco MLAB.

    Os seguintes dispositivos são afetados por esta atualização do modelo de sincronização:

    • EP3SL110
    • EP3SL150
    • EP3SL340
    • EP3SE80
    • EP3SE110

    Dispositivos afetados usando MLABs podem ver uma violação de tempo de espera do MLAB, se o Desvio benéfico
    A opção de otimização está definida como ON ou se o MLAB usar quaisquer clocks roteados localmente. Para verificar essas condições, siga estas etapas:

    1. Para determinar se o seu projeto usa o MLAB, procure por MLAB no nome <projeto>.fit.rpt ou no Resumo de RAM do Fitter RAM do Relatório de compilação do fitter na GUI. O tipo é MLAB.
    2. Para determinar se a otimização de desvio benéfico está definida como ON, consulte o nome <projeto>.qsf para a seguinte configuração:

      set_global_assignment -name ENABLE_BENEFICIAL_SKEW_OPTIMIZATION ON
    3. Para verificar se há clocks roteados localmente, consulte o nome <projeto>. fit.rpt ou os sinais de controle
      seção do Relatório de compilação do fitter na GUI. Cada clock roteada localmente tem o global definido como NÃO.

    O software Quartus II versão 9.0 contém os modelos de sincronização MLAB atualizados para os dispositivos afetados. Para projetos que implementam MLABs nas condições acima mencionadas, siga estas etapas:

    1. Instale o software Quartus II versão 9.0.
    2. Execute uma recomputação completa do design.
    3. Verifique se não ocorrem violações de sincronização.
    4. Se não ocorrerem violações de sincronização, nenhuma outra ação será necessária. Se ocorrer uma violação de sincronização, otimize ainda mais o design. Quando o projeto estiver totalmente otimizado, reprograme todos os dispositivos existentes já existentes em campo e todos os dispositivos futuros com o arquivo de programação recém-gerado.

    Para obter mais informações relacionadas às alterações no modelo de sincronização do MLAB, consulte a folha de errata da família de dispositivos Stratix III (PDF).

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix®

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.