Como posso observar os sinais de interface HARD IP para PCI Express PIPE para dispositivos Arria V GZ e Stratix V?

Para usar o Hard IP para barramento de teste PCI Express® em conjunto com o SignalTap™ II, um mapa de registro ou IOs de propósito geral para observar os sinais de interface PIPE em dispositivos Arria® V GZ e Stratix® V. Siga as instruções abaixo:

O barramento de teste consiste em test_in ônibus e test_out Ônibus. O barramento de teste foi projetado apenas para fins de depuração e não deve ser usado em projetos de produção.

O test_in o barramento determina quais sinais de interface HARD IP PIPE para rotear para o test_out ônibus para observação.  Os 32 bits superiores do test_in barramento no arquivo altpcie_sv_hip_ast_hwtcl.v é usado para selecionar duas de oito vias PCIe. Os sinais PIPE para essas duas vias são roteados para o bit de 320 bits test_out barramento (também chamado de teste no mesmo arquivo).

1. Determine o valor dos 32 bits superiores do barramento test_in

Apenas os 32 bits superiores do test_in o barramento é usado para selecionar os sinais de interface PIPE para duas vias PCIe específicas por vez. A Tabela 1 mostra o test_in[63:32] valor para selecionar as vias.

Tabela 1. Test_in[63:32] Valor para selecionar pistas diferentes

2. Defina o valor de test_in[63:32] no arquivo altpcie_sv_hip_ast_hwtcl.v

No arquivo: altpcie_sv_hip_ast_hwtcl.v, mude a linha 2929

De    

.test_in ({testin[63:1],(ALTPCIE_SV_HIP_AST_HWTCL_SIM_ONLY==0)?1'b0:testin[0]}),

Para

.test_in ({32'h,testin[31:1],(ALTPCIE_SV_HIP_AST_HWTCL_SIM_ONLY==0)?1'b0:testin[0]}),

Nota <> = 0 a 3 com base na tabela acima

3. Observe os sinais de interface PIPE do teste no módulo altpcie_sv_hip_ast_hwtcl

Você pode observar os sinais de interface PIPE correspondentes no 320 bits test_out barramento, também chamado de testout, no módulo altpcie_sv_hip_ast_hwtcl. A tabela a seguir mostra os sinais de interface PIPE para pistas específicas no barramento de testout. Você pode observar o barramento de teste usando SignalTap™ II, mapa de registro ou E/S de propósito geral.