ID do artigo: 000075658 Tipo de conteúdo: Solução de problemas Última revisão: 05/05/2021

Por que a porta de Intel® FPGA IP de saída T j204c_tx_avst_ready X JESD204C permanece baixa quando configurada no modo Subclasse 1 com parâmetro de otimização de CSR habilitada?

Ambiente

    Intel® Quartus® Prime Pro Edition
    JESD
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema conhecido no software Intel® Quartus® Prime Pro Edition versão 21.1 e anterior, quando o JESD204C Intel® FPGA IP é usado no modo TX em dispositivos Intel® Stratix® 10 FPGA ou Intel Agilex 7 e está configurado para o® modo Subclasse 1 com otimização de CSR habilitado, o sinal Avalon-ST j204c_tx_avst_ready permanece baixo para sempre.

Este problema não afeta as variantes da Subclasse 0 com a otimização de CSR habilitada ou as variantes da Subclasse 1 com otimização de CSR desabilitada.

Resolução

Não há solução alternativa para este problema.

Para evitar esse problema, não use o recurso de otimização de CSR no modo Subclasse 1.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 21.2.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.