Por que ocorre um erro de simulação ao simular o dispositivo P-Tile Avalon® Streaming SRIOV IP for PCI Express* Design Example para dispositivos FPGA Agilex™ 7 usando Modelsim* FPGA Edition?

Devido a um problema no FPGA P-Tile Avalon® Streaming IP para PCI Express*, um erro será observado ao tentar simular o exemplo de design Agilex™ 7 FPGA 3.0x4 SR-IOV usando o ModelSim* FPGA Edition.

A seguinte mensagem de erro será vista:

# **Error: (vsim-3033) A instanciação do 'ctp_tile_encrypted' falhou. A unidade de design não foi encontrada.

# Tempo: 0 iteração ps: 0 instância:/pcie_ed_tb/pcie_ed_inst/dut/dut/inst/inst/maib_and_tile/z1565a Arquivo: $MODEL_TECH/.. /altera/verilog/src/ctp_hssi_atoms.sv Linha: 39100

Não há nenhuma solução alternativa disponível. Este problema não está programado para ser corrigido em nenhuma versão futura do software Quartus® Prime.

Use uma ferramenta de simulação suportada, como o Mentor* Graphics ModelSim* SE ou o Synopsys VCS*.