ID do artigo: 000075716 Tipo de conteúdo: Solução de problemas Última revisão: 17/09/2018

Por que o valor de timestamp do Intel® Stratix® 10 Hard IP para PCI Express* IP Inspector é superestimado?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP for PCI Express
  • Avalon-ST Intel® Stratix® 10 Hard IP for PCI Express
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no Intel® Stratix® 10 Hard IP para PCI Express* Link Inspector, você pode observar que o valor do timestamp é maior do que o tempo real.

    Por exemplo, ao usar o Intel® Stratix® 10 Hard IP para coreclkout PCI Express* a 125 MHz, o valor de timestamp mostrará aproximadamente 20% sobre o valor estimado (12 ms em comparação com os 10 ms reais).

    Isso se deve a uma discrepância entre o coreclkout definido pelo usuário em 125 MHz ou 250 MHz, e o clock de 100 MHz sempre usado pelo Link Inspector.

    Resolução

    Para resolver este problema, aplique um fator de multiplicação no valor de timestamp conforme mostrado abaixo.

    Ao usar um coreclkout de 125 MHz, multiplique o valor de timestamp com fator de multiplicação de 0,8 (100 MHz / 125 MHz).

    Ao usar um coreclkout de 250 MHz, multiplique o valor de timestamp com fator de multiplicação de 0,4 (100 MHz / 250 MHz).

     

    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Intel® Stratix® 10 FPGAs and SoC FPGAs

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.