O recurso PLL também é útil em ambientes de prototipagem onde um designer pode facilmente varrer as frequências de saída PLL e ajustar o atraso do clock. Por exemplo, um sistema gerador de padrões de teste pode ser necessário para gerar e transmitir padrões a 50 MHz ou 100 MHz, dependendo da unidade em teste. A reconfiguração em tempo real dos componentes PLL permite que os projetistas do sistema alternam entre duas frequências de saída dentro de 20 ms. Os designers também podem usar este recurso para ajustar os atrasos de clock-to-out (tco) em tempo real alterando o atraso do clock de saída. Esta abordagem elimina a necessidade de regenerar um arquivo de programação com as novas configurações de PLL e reconfigurar todo o dispositivo.
Em quais aplicativos o recurso Stratix de reconfiguração de loop de fase bloqueado em tempo real (PLL) pode ser usado?
1
Isenção de responsabilidade
Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.