ID do artigo: 000075789 Tipo de conteúdo: Solução de problemas Última revisão: 02/12/2015

Por que a latência de saída dos sinalizadores de status para o IP DCFIFO é maior do que a latência especificada no Guia do usuário scfifo e dcfifo ip cores?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido à natureza de clock cruzado do DCFIFO IP, a latência dos Sinalizadores de Status pode ser 1 maior do que a especificada no Guia do usuário scfifo e DCFIFO IP Cores (PDF).

Produtos relacionados

Este artigo aplica-se a 31 produtos

FPGA Arria® V GT
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
CPLDs MAX® II
FPGAs Intel® MAX® 10
FPGA Cyclone® IV E
FPGA Cyclone® III LS
FPGA Intel® Arria® 10 GT
FPGA Stratix® IV E
FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Intel® Arria® 10 SX SoC
CPLDs MAX® V
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.