ID do artigo: 000075792 Tipo de conteúdo: Solução de problemas Última revisão: 12/08/2013

Por que a programação da memória flash falha no kit Stratix® V FPGA desenvolvimento?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os exemplos fornecidos na seção "Criando arquivos flash usando a seção Nios® II EDS" do guia do usuário do kit de desenvolvimento Stratix® V GX FPGA estão incorretos. Eles usam um endereço incorreto para hardware do usuário 1.

O intervalo de endereços indicado para hardware do usuário 1 no mapa de memória flash de endereço de endereço da Tabela A-1 é:

0x020C.0000 para 0x0413. FFFF

Resolução

Use os seguintes comandos para gerar arquivos flash corretamente:

Para arquivos .sof:

sof2flash --input=<yourfile>_hw.sof --output=<yourfile>_hw.flash --offset=0x020C0000

--pfl --optionbit=0x00030000 --programmingmode=PSr

Para arquivos .elf:

elf2flash -base=0x0 --end=0x0FFFFFFF --reset=0x071C0000 --input=<yourfile>_sw.elf

--output=<yourfile>_sw.flash

--boot=/components/altera_nios2/boot_loader_cfi.srec

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.