ID do artigo: 000075834 Tipo de conteúdo: Solução de problemas Última revisão: 23/08/2012

Por que a reconfiguração do PLL de mudança de fase dinâmica falha ao usar a megafunção de reconfig Altera PLL em dispositivos Stratix V e Arria V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar a megafunção de reconfig de Altera® PLL para mudança de fase dinâmica, a reconfiguração não ocorrerá se o registro iniciar for escrito imediatamente após a gravação do registro de mudança de fase dinâmica.  Isso será evidente porque o sinal de espera na interface Avalon-MM não será afirmado.

Isso é devido a um bug na megafunção que será corrigido em uma versão futura do software Quartus® II.

Resolução

Para garantir a reconfiguração, deve haver pelo menos mgmt_clk ciclo entre a primeira gravação no Dynamic_Phase_Shift e a gravação no registro inicial.

Para obter mais detalhes sobre o funcionamento do Altera PLL reconfig MegaFunction, consulte AN661: Implementação da reconfiguração de PLL fracionada com ALTERA_PLL e ALTERA_PLL_RECONFIG megafunções (PDF).

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA Stratix® V E
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.