ID do artigo: 000075855 Tipo de conteúdo: Solução de problemas Última revisão: 14/02/2012

Falha na compilação quando o recurso de ligação é ativado

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta os produtos DDR2 e DDR3.

A compilação falha quando o recurso de ligação do controlador está habilitado para Arria V.

Resolução

Não há solução alternativa para este problema. Este problema será corrigido em uma versão futura do IP da interface de memória externa.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.