ID do artigo: 000075926 Tipo de conteúdo: Solução de problemas Última revisão: 12/08/2012

Quais locais estão sendo usados durante a calibração em ALTMEMPHY com nivelamento?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O sequenciador de nivelamento ALTMEMPHY durante as gravações de calibração para os seguintes locais:

-Banco 0, 1 e 3
-Linha 1
-Todas as colunas

O banco 0 é escrito para o padrão de treinamento do bloco e a calibração do ciclo de clock.

O Banco 1 está escrito para write deskew (DQ).

O Banco 2 está escrito para write deskew (DM).

Para cada banco, apenas a linha 1 é acessada. O número de colunas acessadas pode variar, mas você deve evitar escrever para todas as colunas nesses bancos e na linha 1.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.