ID do artigo: 000075935 Tipo de conteúdo: Solução de problemas Última revisão: 18/06/2013

A frequência do clock de saída PLL pode mudar após a comutação manual do clock?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, dependendo da frequência do clock de referência de entrada secundária para a que o usuário está mudando, as frequências do clock de saída PLL podem mudar. Isso porque as configurações do contador PLL permanecerão constantes durante a comutação manual do clock e, portanto, a nova frequência do clock de saída será baseada no novo clock de referência de entrada e nas configurações do contador PLL. Por exemplo:

 

Configurações da megafunção altpll

 

Inclk0 = 20 MHz

Inclk1 = 18 MHz

Saída = 100 MHz

 

Contador N = 1

Contador M = 30

Contador de pós-escala = 6

VCO = 600 MHz

 

Neste caso, quando o clock de entrada é manualmente comutado de inclk0 para inclk1, a nova frequência de saída agora é de 90 MHz em vez de 100 MHz com base nas configurações acima.

 

Observe que a alteração da frequência de entrada pode fazer com que o PLL perca o bloqueio, mas, enquanto o clock de entrada permanecer dentro da frequência mínima e máxima do intervalo de bloqueio, o PLL poderá alcançar o bloqueio.

 

Consulte o manual do respectivo dispositivo para obter mais detalhes e diretrizes para usar a comutação manual do clock.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Cyclone® III

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.