O teste PCI Express Electrical Gold exige que o CBB v2.0 seja conectado ao dispositivo sob teste (DUT). O CBB envia um sinal de 100 MHz para 1ms para indicar a Máquina de estado de treinamento de link (LTSSM) do dispositivo downstream Under Test (DUT) para transição para vários estados de conformidade de votação. Nesses estados, a DUT envia dados em Gen1, Gen2 (com deemfase de -3,5db) e Gen2 (com -6db deemphasis) taxas que podem ser observadas no escopo para confirmar a conformidade do sinal elétrico. O CBB é DC acoplado ao receptor a jusante.
Quando o dispositivo Stratix® IV GX é usado como DUT, por ser DC acoplado ao CBB com um nível de modo comum diferente, o receptor Stratix IV GX não recebe a tensão de modo comum (0,85v) necessária para detectar o sinal. Portanto, a lógica na malha FPGA que implementa o LTSSM não pode fazer a transição para os vários estados de conformidade de votação para concluir o teste.