ID do artigo: 000075974 Tipo de conteúdo: Solução de problemas Última revisão: 12/08/2012

Por que o TimeQuest não analisa os caminhos de sincronização tx_enable e tx_inclock ou rx_enable e rx_inclock ao usar a megafunção ALTLVDS no modo PLL externo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O TimeQuest não analisa os caminhos de sincronização tx_enable e tx_inclock ou rx_enable e rx_inclock ao usar a megafunção ALTLVDS no modo PLL externo. Esses caminhos usam roteamento dedicado, de modo que as mudanças de fase sejam definidas corretamente nos clocks de saída PLL usados pela megafunção ALTLVDS, Altera garantirá o tempo entre esses caminhos.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 31 produtos

FPGA Stratix® IV E
FPGA Arria® II GX
Dispositivos ASIC HardCopy™ IV GX
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
Dispositivos ASIC HardCopy™ IV E
FPGA Cyclone® III LS
FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGAs Stratix® II GX
FPGAs Stratix® II
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Arria® II GZ
FPGA Stratix® V E
FPGA Arria® GX
Dispositivos ASIC HardCopy™ III
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.