ID do artigo: 000075990 Tipo de conteúdo: Solução de problemas Última revisão: 27/08/2013

Existe um problema conhecido com a atribuição de E/S LVPECL no software Quartus II ao segmentar um dispositivo Stratix V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, há um problema com a atribuição de E/S LVPECL no software Quartus® II ao atingir um dispositivo Stratix® V.

O software Quartus II não implementará o lado "n" do par LVPECL nas versões 11.0, 11.0SP1 e 11.1.

Resolução

Você pode usar o padrão de E/S LVDS em vez do padrão de E/S LVPECL porque os buffers de entrada LVDS são usados para suportar operações de entrada LVPECL, mas a rescisão interna não é suportada para o padrão LVPECL.

Este problema é corrigido no software Quartus II versão 11.1SP1.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GS
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.