Descrição
O software Quartus® II suporta apenas uma única declaração de espera de VHDL em um processo. Outras construções de espera de VHDL, como declarações de espera ou processos com mais de uma declaração de espera, não são sinthesizáveis.
Por exemplo, a síntese integrada quartus II suporta a seguinte sintaxe de espera até:
architecture dff_arch of ls_dff is
begin
output: process begin
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
end process output;
end dff_arch;
O software não suporta os seguintes tipos de instruções de espera e gera um erro durante a síntese:
process --Unsupported process declaration
begin
CLK <= ‘0’;
wait for 20 ns;
CLK <= ‘1’;
wait for 12 ns;
end process;
output: process begin --Unsupported process declaration
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
wait until (CLK'event and CLK='0');
Q <= 0;
Qbar <= 1;
end process output;