O projeto pode falhar na compilação e receber o seguinte erro se ligar a opção "Habilitar o pll TX para reconfiguração de taxa de dados 1/1.000 e 1/1.001" para o link duplo SDI.
Erro (167085): Atom ":inst|sdi_megacore_top:sdi_megacore_top_inst|sdi_txrx_port:sdi_txrx_port_gen[0].u_txrx_port|rc_s4gxb_tx_2pll:gen_tx_alt4gxb_2pll.u_gxb|alt4gxb:alt4gxb_component|alt4gxb_0i67:auto_generated|tx_pll0" do tipo "GXB PLL" só pode ser clockado a partir de um dos seguintes sinais principais
Informações (167001): atom de buffer de entrada de E/S "tx_serial_refclk~input"
Informações (167001): atom de buffer de entrada de E/S "tx_serial_refclk1~entrada"
Este problema só acontece em dispositivos Stratix® IV e Arria® II se os IO_STANDARD de tx_serial_refclk e tx_serial_refclk1 não estiverem definidos corretamente.
set_instance_assignment nome IO_STANDARD "PCML de 1,5 V" -para tx_serial_refclk1
set_instance_assignment nome IO_STANDARD "PCML de 1,5 V" -para tx_serial_refclk
Ou
set_instance_assignment nome IO_STANDARD "LVDS" -para tx_serial_refclk1
set_instance_assignment nome IO_STANDARD "LVDS" -para tx_serial_refclk