O VCS gera este aviso ao fazer uma simulação funcional do Controlador de alto desempenho DDR, DDR2 e DDR3 SDRAM II IP.
Este aviso aparece porque o código está conectando uma LSB de 1 bits de um barramento de 4 bits a uma entrada de 2 bits, de modo que o bit 2 da entrada clk_reset scan_din está desprotevido. O sequenciador nivelado não usa cadeias de varredura em mem_clks e isso não importa para um design não nivelado (ou seja, DDR2), uma vez que ele também não usa as cadeias de varredura. Portanto, esta mensagem pode ser ignorada com segurança.
Incompatibilidade de largura de conexão de porta warning-[PCWM-W] <path_name>/SdramController_PLL_Master_phy_alt_mem_phy.v, 1395"clk". A seguinte expressão de 1 bits está conectada à porta "scan_din" de 2 bits do módulo "SdramController_PLL_Master_phy_alt_mem_phy_clk_reset", exemplo "clk": scan_din[0] use lint=PCWM para obter mais detalhes