ID do artigo: 000076029 Tipo de conteúdo: Mensagens de erro Última revisão: 20/03/2014

Erro (11802): não cabe design no dispositivo.

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode encontrar o seguinte erro de ajuste ao compilar um projeto de controlador de memória dura DDR3 de 16 bits em um dispositivo Cyclone® V A5 com o software Quartus II versão 13.1:

    Erro (11802): não cabe design no dispositivo

    Informações (169186): Os seguintes grupos de pinos têm o mesmo controle dinâmico de terminação no chip

    Info (169185): os seguintes pinos têm o mesmo controle dinâmico de terminação no chip: |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
    Informações (169066): Tipo de pino bi-direcional mem_dq usa o padrão de E/SSTL-15 classe I/O

    Resolução

    Entre em contato Altera mySupport se você precisar de um patch para o software Quartus II versão 13.1.

    Este problema será corrigido em uma versão futura do software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 6 produtos

    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.