Descrição
Ao executar a simulação EDA RTL para design VIP no Quartus® II, você pode obter o erro acima no Modelsim. Para solucionar este problema, abra o _run_msim_rtl_verilog.do (localizado em "Diretório do projeto"\simulation\modelsim\) e remova o .vhd deste arquivo. Depois disso, execute o arquivo _run_msim_rtl_verilog.do no Modelsim.
O .vhd na verdade não é necessário para simulação de RTL. Portanto, podemos removê-lo manualmente para resolver o problema.