A função Altera® SerialLite III IP MegaCore® (SLIII) permite injetar erros de CRC, que podem ser úteis ao verificar a operação da camada de PHY durante a depuração ou a fase de desenvolvimento da placa. Para habilitar a injeção de erro CRC, reconfigure o PHY do transmissor usando um controlador de reconfiguração. Quando ativado, seu aplicativo pode forçar erros de CRC afirmando o sinal de controle de injeção de erro na instância SerialLite III.
1. Adicione uma ponte mestre JTAG-to-Avalon® ao seu sistema Qsys. Isso é necessário para habilitar o controlador de reconfiguração para habilitar o bit do CRC nos respectivos canais de transceptor.
2. Compile o projeto.
3. Obtenha o número do canal lógico para os canais do transceptor SLIII a partir do relatório do fitter Quartus® II. A atribuição de canal lógico pode ser encontrada clicando em \'Resource Section -> GXB Reports -> Relatório de reconfiguração do transceptor\'
4. Edite o arquivo tcl anexado SOURCE_RECONFIG_BASE valor para corresponder ao endereço base do controlador de reconfiguração no seu sistema Qsys.
5. Iniciar o console do sistema a partir do menu Quartus Tools. Use o comando de origem para abrir o arquivo Tcl conectado no Console do sistema para habilitar a injeção de erro CRC, conforme mostrado abaixo:
Um. fonte crc_err_enable.tcl
b. uso de comando por exemplo (consulte o arquivo Tcl para obter detalhes)
- crc_err_enable 0 1 (habilita a injeção de erro de CRC do canal lógico 0)
- crc_err_enable {0 1 2} 1 (habilita a injeção de erro de CRC do canal lógico 0,1,2)
- crc_err_enable {0 1 2} 0 (desabilita a injeção de erro de CRC do canal lógico 0,1,2)
6. Afirmar a fonte SerialLite III crc_error_injectentrada para 1. (Alternativamente, você pode amarrar o crc_error_inject para 1 e use o comando Tcl para habilitar/desabilitar a injeção de erro)
7. Monitore o status de erro do CRC, erro[N-1:0] (error_rx[N-1:0] para núcleo duplex) sinais, no receptor IP SerialLite III. (N = número de vias)