ID do artigo: 000076091 Tipo de conteúdo: Solução de problemas Última revisão: 29/05/2015

Por que ocorre um evento de cruzamento de sinal entre dois pinos adjacentes durante o power-up de dispositivos Arria II, Stratix II, Stratix III ou Stratix IV?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando um sinal conduz um pino que suporta a entrada ou saída verdadeira de LVDS em dispositivos Arria® II, Stratix® II, Stratix III ou Stratix IV, você pode ver o sinal cruzando para o pino adjacente, que é o pino complementar do par de pinos LVDS durante a inicialização.  Este evento de cruzamento de sinal só pode ocorrer quando VCC ou VCCINT cruzar a tensão intermediária após a alimentação do VCCIO.  Quando VCC ou VCCINT atinge a faixa de operação recomendada, a passagem de sinal não ocorre.

Este comportamento não se aplica a:

  • Pinos que suportam apenas LVDS emulados
  • Dispositivos sem opção de terminação paralela no chip para LVDS
  • Dispositivos com sequenciamento de energia em que o VCC ou o VCCINT são aprisados antes do VCCIO
Resolução

Para evitar esse evento de cruzamento de sinal, ligue o VCCIO após VCC ou VCCINT atingir a faixa operacional recomendada.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® II GX
FPGA Arria® II GZ
FPGAs Stratix® II
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGAs Stratix® II GX
FPGAs Stratix® III

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.