ID do artigo: 000076093 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Existe algum problema com a opção de inicialização de memória skip no SDRAM DDR2 baseado em UniPHY e no controlador SDRAM DDR3?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, na versão 11.0 do IP, a opção de inicialização de memória skip não ignora o processo de inicialização. O controlador DDR2 SDRAM e DDR3 SDRAM baseados em UniPHY não suporta a opção de inicialização de memória.

 

Embora o IP não ignore a inicialização na simulação, w hen esta opção é ativada, atrasos necessários entre comandos específicos de inicialização de memória são ignorados para acelerar a simulação para que ela ajude a acelerar a simulação.

 

A GUI IP será fixa para refletir a verdadeira função desta opção na versão futura.

 

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGAs Stratix® III
FPGA Stratix® V GS
FPGA Stratix® IV E
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.