ID do artigo: 000076094 Tipo de conteúdo: Documentação e informações do produto Última revisão: 12/09/2012

Como garantir um comportamento consistente entre Avalon-MM e Avalon-ST PCIE HIP nas famílias de dispositivos Arria V ou Cyclone V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para as famílias de dispositivos Arria® V e Cyclone® V, para garantir um comportamento consistente entre Avalon®-MM e Avalon-ST PCI Express® Hard IP, 2 parâmetros devem ser alterados do invólucro Avalon-MM para corresponder aos valores padrão no invólucro Avalon-ST.

Resolução

No arquivoaltpcie_sv_hip_avmm_hwtcl.v, procure as seguintes definições de parâmetros perto da parte superior do arquivo (em torno da linha 148) e faça as alterações identificadas:

   parâmetro rx_cdc_almost_full_hwtcl = 6,
   parâmetro tx_cdc_almost_full_hwtcl = 6,

Mude para:

   parâmetro rx_cdc_almost_full_hwtcl = 12,
   parâmetro tx_cdc_almost_full_hwtcl = 12,

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.