ID do artigo: 000076108 Tipo de conteúdo: Solução de problemas Última revisão: 18/11/2011

Atrasos e distorções mais elevados esperados para interfaces de memória externa UniPHY corner E/S em Stratix dispositivos V

Ambiente

    Intel® Quartus® II Subscription Edition
    E/S
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Em Stratix V, espera-se que os bancos de E/S do canto têm valores de atraso e distorção de núcleo para E/S e E/S mais elevados do que os outros bancos de E/S, e são inadequados para interfacing com externos memória em frequências acima de 667 MHz.As características do canto Os bancos de E/S ainda não se refletem nos modelos de sincronização Stratix V disponíveis na versão 10.1 do software Quartus II; consequentemente, o tempo a análise não caracterizará com precisão o desempenho do E/S de canto.

Resolução

Evite usar os bancos de E/S externos nos lados superior e inferior do dispositivo.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.