ID do artigo: 000076121 Tipo de conteúdo: Solução de problemas Última revisão: 16/12/2014

Por que a simulação de teste PCIe Gen3 não entra na fase 2 ou 3 do processo de equalização?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Altera® de barramento de teste (BFM) para Hard IP para PCI Express® não suporta simulação de equalização da fase 2 ou da fase 3.

Resolução

Use um BFM de terceiros para simular essas fases de equalização, que o Hard IP suporta.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.