ID do artigo: 000076130 Tipo de conteúdo: Solução de problemas Última revisão: 20/11/2015

Simulação de VHDL de Arria 10 EMIF IP com Riviera-PRO pode não avançar em algumas circunstâncias

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta todos os protocolos de memória externa suportados em Arria 10 dispositivos. Se o seu projeto usar um modelo de simulação VHDL com um barramento EMIF Altera funcional modelo, a simulação com uma versão do Riviera-PRO anterior a 2015.06 pode falhar Progresso.

    Resolução

    As soluções alternativas para este problema são as seguintes:

    • Simule usando Verilog em vez de VHDL. Este problema ocorre apenas com VHDL.
    • Use um simulador diferente, além do Riviera-PRO. Este problema ocorre apenas com a Riviera-PRO.

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.