ID do artigo: 000076167 Tipo de conteúdo: Mensagens de erro Última revisão: 27/08/2013

Erro: o nó receptor serdes 'ext_altlvds_rx:inst1|altlvds_rx:ALTLVDS_RX_component|ext_altlvds_rx_lvds_rx:auto_generated|rx_0' não está conectado corretamente na porta 'DPACLKIN'.

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá este erro no software Intel® Quartus® II versão 11.0 quando você habilitar o DPA na megafunção ALTLVDS_RX e usar o modo PLL externo em dispositivos Intel® Stratix® V.

Para evitar este problema, execute as seguintes etapas:

Altere a seguinte linha de código na entidade e na declaração de componentes no arquivo de projeto ALTVDS_RX nível superior:

rx_dpaclock: EM STD_LOGIC_VECTOR (0 DOWNTO 0)

Para

rx_dpaclock: em STD_LOGIC;

Resolução

Este problema já está corrigido no software Intel® Quartus® II versão 11.0SP2.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.