ID do artigo: 000076176 Tipo de conteúdo: Solução de problemas Última revisão: 08/02/2013

Erro de compilação Arria simulação pós-ajuste V usando Aldec Active-HDL 9.1

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Se o seu projeto atingir um Arria V ou um dispositivo Arria V GZ e você executa uma simulação pós-ajuste na versão 12.1 do Quartus Software II usando o Aldec Active-HDL 9.1 EDA simulador, um erro de compilação pode ocorrer.

    Resolução

    Atualize para Aldec Active-HDL versão 9.2.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Arria® V GZ
    FPGAs Arria® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.